Mit der aktuellen Xeon-Phi-Plattform setzt Intel seine Manycore-Aktivität im Workstation- und Serversegment fort. Bis zu 72 Rechenkerne und 512 Bit breite SIMD-Einheiten erlauben bis zu 3*10^12 64-Bit Gleitkommaoperationen pro Sekunde. 16 GByte On-Chip-Memory versorgen die Recheneinheiten bei mehr als 400 GByte/s Speicherbandbreite mit Daten. Anpassungen paralleler Codes sind unumgänglich, um die Hardware effizient nutzen zu können.
Dieser Vortrag gibt einen Überblick über die Architektur des Prozessors, Development- und Analyse-Tools, Techniken zur parallelen Programmierung mit MPI und OpenMP sowie Erfahrungen für ausgewählte Codes.
Vorkenntnisse
Grundkenntnisse über parallele Programmierung in C/C++ oder Fortran.
Lernziele
* Grobes Verständnis der Xeon-Phi-Prozessorarchitektur.
* Techniken zur parallelen Programmierung des Xeon Phi mittels MPI und OpenMP.
//
Florian Wende
ist Teil der Arbeitsgruppe "Algorithms for Innovative Architectures" am Zuse-Institut Berlin. Seine Tätigkeiten umfassen hardwarenahe Code-Optimierung sowie Anpassung von Algorithmen zur effizienten Nutzung moderner Parallelprozessoren. Besonderes Augenmerk und seinen individuellen Forschungsschwerpunkt legt er dabei auf Optimierung im Bereich Thread- und SIMD-Parallelität.